密苏里科技大学EMC实验室项目实习周记（第3周）

由于下个周实验室的老师们需要到IEEE去开会，我们也计划出行，感受美国文化，多了解一下这个国家，因此，这个周都在计划这出行的事。从讨论路线到租车和定票，这个过程还是比较麻烦。当实验室的老师知道这个事情之后，非常赞成我们出去玩，但是要求是一定要注意安全，每天都要告诉Dr. Fan我们的行踪和行程，而小帕则是非常热心地给我们推荐去哪里去哪里，非常热情，也非常关心我们。而在这之前，当然是要把工作做完，期待下个星期的出游。

周五晚上在黄为学长家里吃完火锅，孙经东、赵碧瑶就去沃尔玛购买出行的物品，其余几个人则和学长学姐们一起唱了会儿歌，玩了几局三国杀。第二天早上7点钟左右，他们一行人就顶着倾盆大雨出发了，真是什么都阻挡不了一颗远行的心。我和杨帆周六在家呆了一天，第二天也跟着实验室的大队人马奔赴丹佛了。具体的行程会在下一周的周记里呈上，请大家拭目以待~

2 个人篇

2.1 孙经东——Huawei Heat sink/IC field transformation

我们的项目主要是测量，通过对散热片辐射场的建模，我们可以通过测量近场，通过huygens box变换，得到远场的辐射情况。其理论基础是Xinbo He和Todd Hubing教授的一篇文章，在理想状态下散热片的辐射情况已经基本完成了，结果比较令人满意，而我的任务是在一块真实的FPGA Board上，实现理论和理想条件下的实验。在我过来之前，Sen Yang已经在小的Evaluation Board上进行了实验，但是测不到设定频率下的辐射，本周这个问题终于得到解决。

问题的关键在两处，一是时钟的选择，二是电源电压的检查。我们使用的Evalutation Board上有两个晶振，分别为50MHz和156MHz，可以产生多个时钟频率，同时还可以外接时钟，通过一个开关切换不同频率。156MHz的晶振驱动力强，但是外部电路容易耦合导致辐射扩散，50MHz的晶振直通到FPGA内部，但是基频过小。通过测试，我们最终选用了基频较大的晶振，同时近场远场同时测量，排除整板辐射扩散的频率点，过滤出散热片主导的频率下的辐射。而电源电压部分更为复杂，因为在负载较大的情况下，电源电路连线、板内线路和芯片都有可能分压，当电压不足时，Board上的器件无法正常工作，可能出现意想不到的结果，同时辐射频率漂移也更加严重，我们通过多种手段减少这种负面影响，例如更换更短更粗的连线，利用电源Sensor监控电压浮动等等。

不得不承认，测量是十分辛苦的工作，建立一个Setup往往需要几个小时，实际测量可能只需要几分钟。但是Setup的质量决定了测量是否顺利、以及结果的可信度。整个过程既需要很强的动手能力，包括自己制作工具、修复器件、和应对随时添加的设备需求；也需要一定的理论知识，包括对测量结果和范围的预估；同时，对仪器设备也要有相当的熟练度，知道在何种情况下选择对应的参数能测到结果。测量很辛苦，也很锻炼人，在解决关键问题后，我们下周的主要任务就是把结果与理论值进行比较，完成文档提交。

2.2 吴纯宇——基于3D打印技术的信道模拟器

这周在项目上主要是用3d打印机试着打印一些材料。这本来是一个非常简单的事情，但具体做起来却还是遇到很多问题。我先来讲一下我们买的这样一个简易的3D打印机的工作原理。它用来打印的材料是拉成细长圆柱状的材料，像面条一样。这种细长的材料通过紧咬的小齿轮送到加热头里加热，材料加热熔化后再通过打印头挤出来。我们用来打印的材料是具有特定介电常数的材料。它是由一种有机材料混合二氧化硅制成的。非常易折断，而且容易研磨成粉末状。正是由于这种材料容易折断，所以在打印时，一旦材料折断，后续的打印就非常麻烦，只能把断的部分取出来。另外，材料本身也粗细分布不均，因此材料经常会卡在打印头里面，一旦发现卡住了，就只能把打印头拆下来。由于打印的过程是一层一层进行的，而最底下一层冷却后就容易脱落底座发生移位，然后整个打印就混乱了。打印材料本身加热融化后又非常软，容易粘到打印头上，材料就会变形。总之，我这个项目是一个比较累的项目，遇到的问题很多，又没有专业基础，只能自己去思考、摸索。那些材料加热后都会发出难闻的气味，感觉自己都快中毒了……

图 2 我们的一个3D打印机的外观

此外，由于我们采用的非常简易的3D打印设备，精度也非常低，和我们学校材料学院自己研制的激光烧结的3D打印设备真是没法比。这种方案很有可能被小帕放弃，不过我目前还是先试着用这种设备来打印，还不是完全说放弃的时候。轻易说放弃也不是一个严谨的工程师应有的态度。

下次回来之后，就要想办法逐步解决这些问题了。加油！

2.3 徐冰洁——JOHN DEERE power inverter ADS仿真

软件任务:C++课程由于老师要准备开会暂停两周。

硬件任务：周三之前，准备周三的JOHN DEERE公司的MEETING SLIDES,结合SPICE MODEL定性分析理解各因素影响变化的原因。周三会议提出继续改变DC,AC CABLES长度以及AC OUTPUT AND PHASE TO DC CONNECTION的情况仿真，并查找实际的传输线RADOX 155的特性阻抗参数带入仿真。JOHN DEERE POWER INVERTOR的ADS仿真内容基本完成，以SUMMARY REPORT作为这阶段工作的小结。

周四还帮助学长进行了一些TDR测量。学习到：AGILENT公司的TDR(Time Domain Reflection):接口female头有孔，male头有PIN。通过显示Zin或者U测量传输线Z0分布均匀性，一般端口有金属卡头，会有电场影响即会有电容效应。API公司的transmission line&SMART SCAN:通过扫描，显示待测物（如传输线）的E场，H场分布。这些硬件的测量仪器设备在国内实验室很少见到，亲眼见到并使用，觉得很棒。

2.4 赵碧瑶——PCB的power distribution network建模

这个星期主要是仿真验证测试板的可行性，主要工具是HFSS和ADS结合仿真，用HFSS得到PDN算法中的L矩阵，再利用ADS加上电容，再得到S参数，继而和Matlab的结果比较，验证测试板的可行性。最后再经过验证之后将PCB测试板投出去。

由于PDN算法的Matlab代码只能仿真无损的情况，在第一个谐振点之后还会出现一个尖峰，如下图所示。有一个想法是在有损耗的情况下，这个尖峰会不会不那么突出，因此HFSS的模型的材料需要分为有损耗和无损耗两类。其中Matlab的仿真结果大致如下：

由于HFSS计算所需内存特别大，我的笔记本没办法实现这样的功能，因此，实验室配了一台台式机，而我可以使用我的笔记本远程控制台式机，提供了极大的方便。

HFSS模型就是按照测试版的实际物理结构来画，对每一种情况设置两种模式：无损和有损，然后仿真。HFSS利用的分布参数和数值计算的方法来计算其电磁场，仿真非常慢，对最简单的情况的仿真都需要20分钟，而最复杂的情况则需要2个小时。这样就让远程控制方便性极大的体现了出来。我可以让一台电脑一直仿真结果，期间，继续检查Allegro的板子是否还有问题，是否符合生产厂商的要求，提高了工作效率。

仿真结束之后可以导出电感L矩阵，再在ADS中画出电路图，加上电容，导入HFSS的L矩阵，计算S参数，这个过程比较简单。在整个仿真的流程中，学会了基本软件的使用和验证自己想法的方法，收获很多。

在仿真结束，并且得到了Jim的认可之后，剩下的工作就是在这个周结束之前将板子投到生产商。开始，我以为这是一个简单的工作，直到将到处文件交给生产商检测之后，才发现问题很多。由于这块板子不贵，可以实现尺寸不会很小，最小尺寸很大，因此造成设计上的很多限制，这在之前的画板子的过程中是没有遇到的。再生产商找到错误之后，继续修改板子。这些限制造成了对板子的大规模修改，也意识到在画板子之前，不仅仅只是画出电路图就结束了，还需要考虑各种限制并且对应地设置，避免之后的反工。经过修改，板子终于成型，其中一种情况的最终结构如下图。

2.5 杨帆——偏心多层圆柱体电磁散射理论

这周研究的两层圆柱体的电磁散射问题，具体是偏心圆柱体并且嵌套了介质材料不同的复杂圆柱体模型，最主要的是要弄清不同坐标系中贝塞尔函数的转换机制。由于我们是在以每层圆柱体圆心为原点的坐标系中展开电场磁场的表达式，所以我们最终要将这些在不同的坐标系中的表达式转换成一个坐标系中的式子，这个就要利用到参考书籍中的Addition Theorems。

下图即是我现在研究的一个简单偏心圆柱体模型，两层结构，中间嵌套了一层理想介质的偏心圆柱体，电磁场的分布如图所示。目前我已经利用边界条件将这种模型的电场和磁场求解出来，要进一步做的工作是能够利用矩阵的形式把这种模型给等效出来，这样做的好处是可以在以后遇到这种模型求解电磁场分布的时候能够利用等效S矩阵或者T矩阵直接求解，而不需要再次用边界条件来直接进行电磁计算，这样可以减少计算的复杂度。这个也是我研究的最终目的，即是对于复杂的多层偏心圆柱体结构，能够求解出一个微波网络参数来等效我们讨论的复杂模型，并且能够利用这些微波网络参数来求解模型中的电磁场的分布情况，进而减少我们计算的复杂度。

下图即是我现在研究的关于坐标系转换的一个图形。根据参考书中的结论的，我们可以将以为原点的坐标系的电磁场的展开式转换到以O为原点的坐标系中。

具体公式如下：

以上两个贝塞尔函数都是用来展开电场和磁场的函数。

2.6 贺嘉贻——Buffer电路的设计和测量

这一周我的任务进入了画PCB板的环节，这也是制作电路板工作量最大的环节。画PCB板有很多值得注意的地方，尤其对于高频电路，每一个细节都有可能对电路性能造成很大影响。

用Cadence软件画PCB板的步骤是：创建padstack，创建footprint，导入netlist，最后进行布线。创建padstack是为创建footprint服务，只有创建了footprint才能将原理图中的元器件转化为实际PCB板上的实物。导入netlist则是将原理图中的逻辑导入到PCB板中，最后通过布线完成PCB板的设计。

我的高频电路包含了3个IC芯片，10个电阻和3个connector和30多个电容，这也是高频电路的一大特点：需要大量的电容。刚开始制作padstack和footprint的时候非常枯燥，要按照元器件的实际封装尺寸来绘制每个器件的footprint。同时要查阅各种资料来确定footprint的尺寸。

之后是进行布线的工作，布线是另一个非常繁琐的工作。PCB板中每个部分的走线都有特定的要求，比如通过高频信号的trace特性阻抗要满足匹配条件，线要尽量保持水平，在铺铜和走线之间的选择等等。我在布线完成后请教了学长，对板子又进行了大量的修改，基本完成了PCB板的布线。下一步的任务是对电路中的SMA connector进行优化，使电路拥有更好的性能。

图 3 画出的PCB板

画PCB板是一个很枯燥的过程，要画完一个完整的PCB板需要比较大的工作量，同时在布局走线的时候需要考虑很多东西，否则就会使电路的性能受到影响。但是在进行PCB板设计的过程中，我也学到了很多设计的原则和方法。同时经过这一周的使用，我也渐渐地熟悉了Cadence软件的用法，让我感觉到收获很多。